PATENT ABSTRACTS OF JAPAN

(11)Publication number :

11-041090

(43)Date of publication of application: 12.02.1999

(51)Int.CI.

H03K 19/0185

(21)Application number : 09-197631

(22)Date of filing:


23.07.1997

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(72)Inventor: YAMAMOTO HIROO

(54) SEMICONDUCTOR DEVICE WITH SIGNAL LEVEL CONVERTING FUNCTION PROBLEM TO BE SOLVED: To obtain excellent output delay time

characteristics by allowing a signal level converting circuit to adjust and output the compensation quantity of its output current according to a choice of the output voltage value of a voltage converting circuit by a voltage control circuit. SOLUTION: A logic memory part 2 is supplied with VDDL as the source voltage and in a state wherein the operating voltage may be lowered, the voltage control circuit controls the output voltage of the voltage converting circuit to lower than a conversion voltage VDDL through conversion and supplies it to the memory part 2. When the setting of an internal voltage changes, balance becomes worse at a rise and a fall of delay time characteristics. Here, the signal level converting circuit is used to vary the delay time characteristics by the voltage control circuit controlling the setting of the internal voltage. Consequently, a signal level shift circuit itself need net be provided with a source voltage detecting circuit and a signal level shift circuit characteristic control circuit and a semiconductor integrated circuit is obtained which has its deterioration in the delay time characteristics suppressed against variation in the source voltage.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

[Date of extinction of right]

(19)日本国特許庁 (JP) (12)公開特許公報 (A) (11)特許出願公開番号

特開平11-41090

(43)公開日 平成11年(1999)2月12日

(51) Int. CI.

識別記号 庁内整理番号

FΙ

技術表示箇所

H03K 19/0185

H03K 19/00

101

101

審査請求 未請求 請求項の数9 OL (全14頁)

(21)出願番号

特願平9-197631

(22)出顧日

平成9年(1997)7月23日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 山本 裕雄

大阪府門真市大字門真1006番地 松下

電器産業株式会社内


(74)代理人 弁理士 池内 寛幸 (外1名)

(54) 【発明の名称】 信号レベル変換機能付き半導体装置

(57)【要約】

【課題】 複数の内部動作電圧を持つ半導体集積回路に おいて、内部電圧の設定を変えた場合に生じる信号レベ ル変換回路の出力電流の劣化、出力負荷容量の充放電に 必要な電流量の変化に起因する出力遅延時間特性を改善

【解決手段】 電圧変換回路と、前記電圧変換回路の変 換出力電圧値を選択する電圧制御回路と、内部電圧駆動 の第1の論理回路と、外部電圧駆動の第2の論理回路 と、前記第1の論理回路と前記第2の論理回路の間の出 カ信号を相互に変換する信号レベル変換回路を備え、前 配信号レベル変換回路が、前記電圧制御回路による前配 電圧変換回路の出力電圧値の選択に応じて前配信号レベ ル変換回路の出力電流を補償して出力負荷容量の充放電 を觸整して出力遅延時間特性を改善する。出力電流補償 は出力電流を導通する素子と並列にスイッチング素子を 設け、前記電圧制御回路からの信号に応じてスイッチン グして調整する。



【特許請求の範囲】

١

【請求項2】 前記信号レベル変換回路が、前記第1の 論理回路に対して前記選択された内部電圧レベルの信号 を少なくとも入力できる第1の回路端子と、前記第2の 論理回路に対して前記外部電圧レベルの信号を少なくと も出力できる第2の回路端子と、前配第1の回路端子に 接続され、前記選択された内部電圧を駆動電源電圧とす る第1のインパータ回路を備えた前記第1の論理回路側 の信号を少なくとも入力できる内部電圧側回路と、前記 内部電圧側回路との間で信号を伝達し、前記外部電圧を 駆動電源電圧とし、出力立ち上がりの際に前記第2の回 路端子の負荷容量をチャージする第1のスイッチング素 子と出力立ち下がりの際に前記第2の回路端子の負荷容 量をディスチャージする第2のスイッチング素子を含む 第2のインパータ回路を備えた外部電圧側回路と、前記 電圧制御回路による前記電圧変換回路の出力電圧値の選 択に応じてスイッチングし、前記第2のインパータの第 2 のスイッチング素子と並列に接続された第3 のスイッ チング素子を備え、前配第3のスイッチング素子の導通 により、前配第2の回路端子の負荷容量をディスチャー ジする電流を補償する電流を流す請求項1に配載の信号 レベル変換機能付き半導体装置。

【請求項3】 前配第3のスイッチング案子が並列に複数あり、前記電圧制御回路により選択された内部電圧値が低くなる程、導通する第3のスイッチング案子が多くなるようにスイッチングされ、前記第2の回路端子の負荷容量をディスチャージする電流を補償する電流が多く流れる請求項2に記載の信号レベル変換機能付き半導体装置。

【請求項4】 前記外部電圧側回路がさらに前配第1のスイッチング素子のスイッチング電圧を与える第4のスイッチング素子を備えている場合、さらに、前配電圧制御回路による前配電圧変換回路の出力電圧値の選択に応じてスイッチングし、前配第4のスイッチング素子と並列に接続された第5のスイッチング素子を備え、前配第

チング素子による前記第1のスイッチング素子のスイッチング動作を補償する電流を流す請求項2または3に記載の信号レベル変換機能付き半導体装置。

前記信号レベル変換回路が、前記第1の 【請求項5】 論理回路に対して前記選択された内部電圧レベルの信号 を少なくとも出力できる第1の回路端子と、前記第2の 論理回路に対して前記外部電圧レベルの信号を少なくと も入力できる第2の回路端子と、前記第2の回路端子に 接続され、前記外部電圧を駆動電源電圧とする第3のイ ンパータ回路を備えた前記第2の論理回路側の信号を少 なくとも入力できる外部電圧側回路2と、前記外部電圧 側回路 2 との間で信号を伝達し、前記選択された内部電 圧を駆動電源電圧とし、出力立ち上がりの際に前記第1 の回路端子の負荷容量をチャージする第6のスイッチン グ素子と出力立ち下がりの際に前記第1の回路端子の負 荷容量をディスチャージする第7のスイッチング案子を 含む第4のインパータ回路を備えた内部電圧側回路 2 と、前記電圧制御回路による前記電圧変換回路の出力電 圧値の選択に応じてスイッチングし、前記第4のインパ ータの第6のスイッチング素子と並列に接続された第8 のスイッチング素子を備え、前記第8のスイッチング素 子の導通により、前配第1の回路端子の負荷容量をチャ ージする電流を補償する電流を流す請求項1に記載の信 号レベル変換機能付き半導体装置。

前記信号レベル変換回路が、前記第1の 【請求項6】 論理回路に対して前記選択された内部電圧レベルの信号 を少なくとも出力できる第1の回路端子と、前記第2の 論理回路に対して前記外部電圧レベルの信号を少なくと も入力できる第2の回路端子と、前配第2の回路端子に 接続され、前記外部電圧を駆動電源電圧とする第3のイ ンパータ回路を備えた前記第2の論理回路側の信号を少 なくとも入力できる外部電圧側回路2と、前記外部電圧 側回路2との間で信号を伝達し、前記選択された内部電 圧を駆動電源電圧とし、出力立ち上がりの際に前記第1 の回路端子の負荷容量をチャージする第6のスイッチン グ素子と出力立ち下がりの際に前記第1の回路端子の負 荷容量をディスチャージする第7のスイッチング素子を 含む第4のインパータ回路を備えた内部電圧側回路 2 と、前記電圧制御回路による前記電圧変換回路の出力電 圧値の選択に応じてスイッチングし、前配第4のインパ ータの第7のスイッチング素子と並列に接続された第9 のスイッチング素子を備え、前配第9のスイッチング素 子の導通により、前配第1の回路端子の負荷容量をディ スチャージする電流を補償する電流を流す請求項1に配 戦の信号レベル変換機能付き半導体装置。

【請求項7】 前記信号レベル変換回路を構成するスイッチング素子のうち、前記外部電圧が印可される素子は前記外部電圧の耐圧を持つスイッチング素子を使用し、前記外部電圧が印可されない素子は耐圧が低く、スイッ

20

子を使用し、前記外部電源側回路の駆動電流をさらに改善した請求項1~6のいずれか1項に記載の信号レベル変換機能付き半導体装置。

【請求項8】 前記第3のスイッチング素子、前記第5のスイッチング素子、前記第8のスイッチング素子、前記第9のスイッチング素子を、少なくとも1つまたは並列に複数個備え、前記信号レベル変換回路の出力立ち下がり遅延時間および出力立ち上がり遅延時間を小さくし、かつ両者の差を小さくするように、前記電圧制御回路による前記電圧変換回路の出力電圧値の選択に応じた前記スイッチング素子のスイッチング制御を行う請求項1~7のいずれか1項に記載の信号レベル変換機能付き半導体装置。

【請求項9】 前記信号レベル変換回路をユニットセルとし、さらに前記信号レベル変換回路ユニットセルの制御場子のうち前記電圧制御回路による内部電圧選択に対応する制御端子に信号を出力する機能を持つ動作電圧設定ユニットセルを備え、前記信号レベル変換側路ユニットセルと前記動作電圧設定ユニットセルとの組み合つでは、出力運延時間特性を可変的に設定する請求可してより、出力運延時間特性を可変的に設定する請求する。 ~8のいずれか1項に記載の信号レベル変換機能付き半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、少なくとも2つの電源電圧を持つ半導体集積回路の内部電圧レベルの信号を外部電圧レベルの信号に変換する信号レベル変換回路、外部電圧レベルの信号を内部電圧レベルの信号に変換する信号レベル変換回路、およびそのレイアウト手法と回路機能ブロック構成に関する。

[0002]

【従来の技術】マイクロプロセッサなど半導体論理国路において低消費電力化は重要であり、半導体論理国路の内部では動作電圧を低く抑えた低電圧レベルで駆動する論理国路を用いて消費電力の削減を行い、その信号出めを半導体集積国路外部の信号レベル規格に合わせるために内部電圧レベルの信号を外部電圧レベルの信号に変換し、外部電圧レベルの信号を内部電圧レベルの信号に変換する信号レベル変換国路が用いられている。

【0003】まず、従来の一般的な内部電圧レベルの信号を外部電圧レベルの信号に変換する信号レベル変換回路を図16~図18を参照しながら説明する。

【0004】図16は回路図、図17は入力波形と出力 被形を示す図、図18は出力遅延時間特性を表わす図で ある。

【0005】この信号レベル変換回路の全体の動作は、図16の入力端子(in)より、図17のV(in)に示す内部電圧レベルVDDLを持つ信号が入力すると、出力端子(out)から外部電圧レベルVDDHに変換された信号が出力されるというものである。なお図17におい

て、しりし日は入力電圧信号が立ち上がってから出力電 圧信号が立ち上がるまでの遅延時間、しり日とは入力電 圧信号が立ち下がってから出力電圧信号が立ち下がるま での遅延時間を表わしている。

【0006】まず、入力端子(in)へ0VからVDDL に立ち上がる電圧信号が入力された場合の出力信号を脱 明する。入力端子(in)へ入力されたVDDL電位はC MOSインパータI1に伝達され、CMOSインパータ I 1はロー (0 V) 信号を出力する。 P 2 および N 2 で 構成される C M O S インパータ I 2 への入力電圧は 0 V となり、インパータI2の出力電圧はP2を介してハイ (VDDH) 信号となる。このときP1はオンからオフ へ変化し、インパータI2の入力電圧は0V、出力電圧 はVDDHの電圧信号となる。次に、入力電圧がVDD Lの電圧から0Vに立ち下がる電圧信号が入力された場 合の出力信号を説明する。この場合、インパータI2の 入力ゲート電圧は0VからVDDHの電圧まで徐々に変 化する。これはインパータI2の入力反転によりP2が オフ、N2がオンとなり、インバータI2の出力電圧が VDDHから低下し、P1がオンになりインパータI2 の入力電圧をVDDHまで上昇させる為である。 最終的 にはインバータ I 2 の出力は 0 V となる。

【0007】以上の動作は、入力信号V(in)の電圧レベル、電源電圧、出力信号V(out)の電圧レベルは一定である事を前提にMOSトランジスタの設計パラメータ(ゲート長、ゲート幅)を最適化しており、これにより最適な遅延特性を得ている。

【0008】次に、さらなる低消費電力化を図るため、低速動作モードを持つ半導体論理回路が提案されている。高速な動作が求められる場合には電源電圧を上げ、外部からの信号を持っている等の低速動作が許容されるモードでは電源電圧を低下させる手法である。

[0009]

40

【発明が解決しようとする課題】しかし、低速動作モー ドを持つ半導体論理国路では、出力立ち上がり遅延時間 と出力立ち下がり遅延時間が大きくなり、電源電圧VD DLを下げる割合を大きくすると回路が動作しなくなる という問題が生じていた。図18は通常動作時の電源電 圧VDDLを1としてさらに低い割合の電源電圧に落と した場合の出力立ち上がり遅延時間と出力立ち下がり遅 延時間特性を示す図である。図18に示すように低速動 作モードの電源電圧VDDLの設定電圧を低くするほど 遅延時間が大きくなり、一定範囲を越えると動作しなく なることがわかる。また立ち上がり遅延時間tpLHと 立ち下がり遅延時間tpHLで大きく差が生じているこ とがわかる。この立ち上がり遅延時間tpLH、立ち下 がり遅延時間tpHLの値が大きく異なる原因は、Nチ ャネルMOSトランジスタのゲート電圧が入力信号の電 圧レベル(及び電源電圧VDDL) が小さくなることに よりインパータI2の出力端子outの負荷容量、及び

P チャネル M O S トランジスタ P 1 のゲート容量をディスチャージするのに時間がかかる為であった。

【0010】ここで、電源電圧の変化に対して出力立ち上がり遅延時間と出力立ち下がり遅延時間特性の劣化の差を改善した回路がある。この回路を図19に示す。これは、出力信号の立ち上がり、立ち下がり遅延時間共に、NチャネルMOSトランジスタのドレイン電流特性が寄与している為に電源電圧の変化に対しての遅延時間のパランスが同じ程度変化するためである。しかし、この回路は出力立ち上がりと出力立ち下がりで遅延時間の分化の差が小さくなるが、遅延時間の劣化自体を減少での差が小さくなるが、遅延時間により生じる貫通電流(図19のVDDH電源からの貫通電流)を削減する必要がある。

【0011】一方、外部電圧レベルの信号を内部電圧レベルの信号へ変換する場合においても、PチャネルMOSトランジスタのゲート電圧の変化によってPチャネルMOSトランジスタのドレイン電流が変化することから回路遅延時間のパランスが悪くなるという問題がある。図20は簡略した回路図、図21は出力遅延時間特性を表わす図である。図21からわかるように、内部電圧VDDLを低い設定に変化させると出力立ち上がり遅延時間tpLHが出力立ち下がり遅延時間tpHLより大きく劣化する。

【0012】さらに課題として、半導体プロセスの数細 化に伴って生じるMOSトランジスタの低耐圧化への対 応を考慮する必要がある。半導体プロセスの微細化に伴 い、MOSトランジスタのゲート電圧の耐圧が低下して いる為に動作電源電圧を低下させる必要がある。これに 対して半導体集積回路周辺機器の入出力信号電圧レベル は従来通りであることが要求される。内部電圧レベルの 信号が入力されるNチャネルMOSトランジスタの大部 分では低耐圧MOSトランジスタの使用が可能であり、 トランジスタのゲート幅を削減出来すると共に高速動作 が可能となる。しかしながら、外部電圧レベルの信号が ゲート-ドレイン間にかかるMOSトランジスタについ て、従来の回路では高耐圧MOSトランジスタを使用す る必要があり、これによりドレイン電流特性の劣化、M OSトランジスタのゲート幅が大きくなることによる半 導体集積回路素子面積の増大が生じる。NチャネルMO Sトランジスタを全て低耐圧MOSトランジスタとし、 低耐圧MOSトランジスタのドレインに同じ低耐圧MO Sトランジスタを直列に配した構成とし、新しく加えた 低耐圧MOSトランジスタのゲートードレイン間電圧を 耐圧上問題の無い電圧となるゲート電圧とする方法によ り低耐圧トランジスタを使用する方法があるが、耐圧の 問題は解決できるが単純にこの手法を用いた場合には素

【0013】さらに課題として、低消費電力化要求また は高速化要求によって内部回路の電源電圧設定値の多様 化により、信号レベル変換回路のパリエーションおよび 使われるMOSトランジスタのパラメータ値(ゲート 幅、ゲート長、低耐圧もしくは高耐圧トランジスタ等) 要求を満たすため、用意するセルベースICやゲートア レイ等のユニットセル種類の増大という問題があった。 半導体集積回路において、内部電源電圧が半導体集積回 路内部システムに依存した電圧であり、出力電圧が半導 体集積回路外部素子のインターフェイス電圧規格で固定 された電圧であり、出力に際して信号レベルを変換する システムである場合、内部電圧は半導体集積回路設計側 で任意に設定可能である。従来のセルベースIC、ゲー トアレイ手法では、設計の自由度を確保するため、設定 内部電圧毎に最適な回路特性を持つユニットセルを用意 する必要性から、同じ機能を持つ回路に対しても電源電 圧毎に遅延時間特性を最適化したセルを多数開発するこ とが必要であった。

【0014】本発明は、多電源の電圧に対応して回路遅 20 延特性を最適化することが可能な信号レベル変換回路を 提供すると共に、本発明に最適な回路機能プロック構成 を提供し、セルベースIC、ゲートアレイのユニットセ ル数の削減に有効な手段を提供するものである。また、 半導体プロセスの微細化に伴って生じるMOSトランジ スタの低耐圧化も考慮した回路を提供する。

[0015]

40

【0016】かかる構成により、動作モードに応じて電源電圧の設定値を変化させた場合に、電圧制御回路出力信号を信号レベル変換回路へ入力し、信号レベル変換回路が入力された信号に応じて出力電流を調整して出力の 遅延時間特性を改善することができる。

[0017]次に、内部電圧レベルの信号を外部電圧レベルの信号へ変換する回路において、本発明にかかる信号レベル変換機能付き半導体装置は、前配信号レベル変換機能付き半導体装置は、前配信号レベル変換機能付き半導体装置は、前配信号レベル変換機能付き半導体装置は、前配信号レベル変換機能付きがして前配着根された

内部電圧レベルの信号を入出力する第1の回路端子と、 前記第2の論理回路に対して前記外部覚圧レベルの信号 を入出力する第2の回路端子と、前記第1の回路端子に 接続され、前記選択された内部電圧を駆動電源電圧とす る第1のインパータ回路を備えた前記第1の論理回路側 の信号を入出力する内部電圧側回路と、前記内部電圧側 回路との間で信号を伝達し、前記外部電圧を駆動電源電 圧とし、出力立ち上がりの際に前記第2の回路端子の負 荷容量をチャージする第1のスイッチング素子と出力立 ち下がりの際に前記第2の回路端子の負荷容量をディス チャージする第2のスイッチング案子を含む第2のイン パータ回路を備えた外部電圧側回路と、前記電圧制御回 路による前記電圧変換回路の出力電圧値の選択に応じて スイッチングし、前記第2のインパータの第2のスイッ チング素子と並列に接続された第3のスイッチング素子 を備え、前配第3のスイッチング素子の導通により、前 配第2の回路端子の負荷容量をディスチャージする電流

【0018】かかる構成により、出力負荷容量をディスチャージするスイッチング素子と並列に備えておいたスイッチング素子を変換する内部電圧に応じて選択的に動作させる事により、出力負荷容量をディスチャージする電流を補償することができ、出力立ち下がり遅延時間の短縮、パランスを取ることができる。

を補償する電流を流すことが好ましい。

【0019】さらに、本発明にかかる信号レベル変換機能付き半導体装置は、前配第3のスイッチング素子が並列に複数あり、前配電圧制御回路により選択された内部電圧値が低くなる程、導通する第3のスイッチング素子が多くなるようにスイッチングされ、前配第2の回路端子の負荷容量をディスチャージする電流を補償する電流 30が多く流れることが好ましい。

【0020】かかる構成により、動作モードが複数設定 ある回路においても各設定内部電圧への変化に応じた出 力電流劣化分の補償をすることができ、出力立ち下がり 遅延時間の短縮、パランスを取ることができる。

【0021】次に、前配外部電圧側回路がさらに前配第 1のスイッチング素子のスイッチング電圧を与える第4 のスイッチング素子を備えている場合、本発明にかか配電 信号レベル変換機能付き半導体装置は、さらに、前配電 圧制御回路による前配電圧変換回路の出力電圧値の選択 に応じてスイッチングし、前配第4のスイッチング素子 配第5のスイッチング素子の導通により、前記第4のスイッチング素子の 記第5のスイッチング素子の導通により、 イッチング素子による前配第1のスイッチング素子の イッチング動作を補償する電流を流すことが好ましい。

【0022】かかる構成により、出力負荷容量をディスチャージする電流およびチャージする電流の双方に生じる出力遅延時間を均等に改善することができ、出力遅延時間の短縮、パランスを取ることができる。

【0023】次に、外部電圧レベルの信号を内部電圧レ

ベルの信号へ変換する回路において、本発明にかかる信 号レベル変換国路は、前記信号レベル変換回路が、前記 第1の論理回路に対して前記選択された内部電圧レベル の信号を入出力する第1の回路端子と、前記第2の論理 回路に対して前記外部電圧レベルの信号を入出力する第 2の回路端子と、前記第2の回路端子に接続され、前記 外部電圧を駆動電源電圧とする第3のインパータ国路を 備えた前記第2の論理回路側の信号を入出力する外部電 圧側回路2と、前記外部電圧側回路2との間で信号を伝 達し、前記選択された内部電圧を駆動電源電圧とし、出 カ立ち上がりの際に前記第1の回路端子の負荷容量をチ ャージする第6のスイッチング素子と出力立ち下がりの 際に前記第1の回路端子の負荷容量をディスチャージす る第7のスイッチング素子を含む第4のインパータ回路 を備えた内部電圧側回路2と、前記電圧制御回路による 前記電圧変換回路の出力電圧値の選択に応じてスイッチ ングし、前記第4のインパータの第6のスイッチング案 子と並列に接続された第8のスイッチング素子を備え、 前記第8のスイッチング素子の導通により、前記第1の 回路端子の負荷容量をチャージする電流を補償する電流 を流すことが好ましい。

【0024】かかる構成により、出力負荷容量をチャージするスイッチング素子と並列に備えておいたスイッチング素子を変換する内部電圧に応じて選択的に動作させる事により、出力負荷容量をチャージする電流を補償することができ、出力立ち上がり遅延時間の短縮、パランスを取ることができる。

【0025】さらに、本発明にかかる信号レベル変換回 路は、前配信号レベル変換回路が、前記第1の論理回路 に対して前記選択された内部電圧レベルの信号を入出力 する第1の回路端子と、前記第2の論理回路に対して前 記外部電圧レベルの信号を入出力する第2の回路端子 と、前記第2の回路端子に接続され、前記外部電圧を駆 動電源電圧とする第3のインパータ回路を備えた前配第 2の論理回路側の信号を入出力する外部電圧側回路2 と、前配外部電圧側回路2との間で信号を伝達し、前配 選択された内部電圧を駆動電源電圧とし、出力立ち上が りの際に前配第1の回路端子の負荷容量をチャージする 第6のスイッチング素子と出力立ち下がりの際に前記第 1の回路端子の負荷容量をディスチャージする第7のス イッチング案子を含む第4のインパータ回路を備えた内 部電圧側回路2と、前記電圧制御回路による前記電圧変 換回路の出力電圧値の選択に応じてスイッチングし、前 配第4のインパータの第7のスイッチング素子と並列に 接続された第9のスイッチング素子を備え、前記第9の スイッチング素子の導通により、前配第1の回路端子の 負荷容量をディスチャージする電流を補償する電流を流 すことが好ましい。

【0026】かかる構成により、出力負荷容量をディス 50 チャージするスイッチング素子と並列に構まておいたマ イッチング素子を変換する内部電圧に応じて選択的に動作させる事により、出力負荷容量をディスチャージする 電流を補償することができ、出力立ち下がり遅延時間の 短縮、パランスを取ることができる。

【0027】次に、本発明にかかる信号レベル変換機能付き半導体装置は、前記信号レベル変換回路を構成するスイッチング素子のうち、前記外部電圧が印可される素子は前記外部電圧の耐圧を持つスイッチング素子を使用し、前記外部電圧が印可されない素子は耐圧が低く、スイッチング電圧が低電圧で導通電流が大きいスイッチング素子を使用し、前記外部電源側回路の駆動電流をさらに改善することが好ましい。

【0028】かかる構成により、素子数を増大することなく、低耐圧スイッチング素子を耐圧保護して利用した 国路構成とすることができ、出力負荷容量をチャージ、 ディスチャージする電流の劣化を抑えることができる。

ティスチャーショる電流のあれを呼べることができる。 【0029】次に、本発明にかかる信号レベル変換機能付き半導体装置は、前記第3のスイッチング素子、前記第8のスイッチング素子、前記第9のスイッチング素子を、少なくとも1つまたは並列に複数個備え、前記信号レベル変換回路の出力立ち下がり遅延時間および出力立ち上がり遅延時間を小さくし、かつ両者の差を小さくするように、前記電圧制御回路による前記電圧変換回路の出力電圧値の選択に応じた前記スイッチング素子のスイッチング制御を行うことが好ましい。

【0030】かかる構成により、内部電圧の設定により 劣化する出力電圧の立ち上がり遅延時間特性、立ち下が り遅延時間特性を改善し、両者のパランスを保ち、最適 な出力特性を得ることができる。

【0031】次に、本発明にかかる信号レベル変換機能付き半導体回路は、前記信号レベル変換回路をユニットセルとし、さらに前記信号レベル変換回路ユニットセルの制御端子のうち前記電圧制御回路による内部電圧選択に対応する制御端子に信号を出力する機能を持つ動作電圧設定ユニットセルを備え、前記信号レベル変換回路ユニットセルと前記動作電圧設定ユニットセルとの組み合わせにより、出力遅延時間特性を可変的に設定することが好ましい。

【0032】かかる構成により、本発明にかかる信号レベル変換回路の機能を持つユニットセルと電圧制御用入力端子の信号電圧を固定する機能のみを持つユニットセルを準備することで信号レベル変換回路全体のユニットセル数を削減することが可能となる。

[0033]

【実施の形態】以下に本発明の実施形態について図を用いて説明する。

【0034】 (実施の形態1) 図1および2は請求項1 にかかる信号レベル変換機能付き半導体装置の例を示し 【0035】図1は半導体装置内部のロジックやメモリのプロック間に本発明を適応した場合であり、図2は外部素子とのインタフェース回路に適応した場合である。 【0036】本発明の実施形態1にかかる信号レベル変換回路について図1を参照しながら説明する。本実施形態1は半導体装置内部のロジックやメモリブロック間において動作電圧を変換する回路である。

【0037】図1において、半導体装置外部から入力された外部電圧 V D D H は半導体装置内部のロジック・メモリー部1へ供給されている。ロジック・メモリー部2はロジック・メモリー部1に対して動作速度が遅くても問題のないプロックであり、消費電力低減のために電圧変換回路により電源電圧 V D D H を低い電源電圧 V D D L に変換してロジック・メモリー部2へ供給する。ここで、ロジック・メモリー部1とロジック・メモリー部2の信号のインタフェースにおいて信号レベル変換回路部による信号レベルの変換が行われている。

【0038】通常動作時においてロジック・メモリー部 2 には電源電圧としてVDDLが供給されるが、ロジッ ク・メモリー部2がさらに動作速度を落としても良い状 態にある場合(低速動作モード)には、電圧制御回路 (パワーマネージメント回路) により電圧変換回路の出 力電圧が制御され、電圧変換回路は通常動作時の変換電 圧VDDLより低い内部電圧VDDL1に変換してロジ ック・メモリー部2に供給する。ここで、内部電圧VD DLにより回路遅延時間特性を最適化した設計の信号レ ペルシフト回路では、内部電圧の設定が変化した場合に は遅延時間特性の立ち上がり、立ち下がりでパランスが 非常に悪化する。そこで、内部電圧の変化に対して遅延 時間特性のパランスの悪化や遅延時間の増大を改善可能 とした本発明の信号レベル変換回路を使用し、更にその 内部電圧(VDDL)の設定を制御している電圧制御回 路により信号レベル変換回路の遅延時間特性を変更する 構成とする。これにより、侰号レベルシフト回路自身に 電源電圧検知回路と信号レベルシフト回路特性制御回路 を設ける事なく、電源電圧の変更に対して遅延時間特性 の悪化を抑えた半導体集積回路が実現可能となる。

【0039】(実施の形態2)本発明の実施形態2にかかる信号レベル変換国路について図3~図5を参照しながら説明する。本実施形態2は本発明の請求項2に記載した信号レベル変換機能付き半導体装置に対応する実施形態である。図3は信号レベル変換国路の国路図、図4は入出力信号と電源電圧の変化パターン、図5は横軸に内部電圧比(通常動作時の電源電圧を1)、縦軸に遅延時間比(通常動作電圧の遅延時間を1)とした場合の遅延時間の内部電圧依存性を示した図である。

【0040】本実施形態2では、図3の回路図に示すように電圧制御回路を設け、入力端子(in)からの入力信号と前記電圧制御回路からの信号との論理和の否定出力をN3のゲート端子に与える構造になっている。ここで

30

12

N3はN2と並列に配置されているのでインパータのトランジスタゲート幅を大きくすることによるドレイン電流置を増加させる働きを持つ。

【0041】半導体論型回路の動作条件として、外部能圧 V D D H を 3.3 V、通常動作モードでの第1の内部 地圧 V D D L 1を 2.5 V、低速動作モードでの第2の 内部 地圧 V D D L 2を 1.8 Vとする場合を説明する。 電源地圧 V D D L の地圧変化比率は約0.7である。

【0042】図4に示すように、通常動作モードでは内部電圧はVDDLであり、入力端子(in)に電圧信号レベルVDDLを持つ入力信号が入力され、出力の電圧に引きしていないはVDDHである。次に低消費電力動作モードと同等に発している。内部電圧はVDDL×0.7であり、入力端子(in)に電圧信号レベルVDDL×0.7を持つ入力信号が入力され、出力の電圧信号レベルはVDDHであり、信号レベル変換機能は通常動作モードと同等に発揮されている。

【0043】ここで電圧制御信号cntのLレベル出力と入力端子(in)の入力信号とがNOR回路NO1に入力され、NOR回路NO1の出力がN3のゲート端子Inの入力されている。これによってN3が入力信号端子Inの入力に応じてN2と同時にオン、オフすることとなり、従来問題であったゲート電圧の低下によるドレイン電流量の低下に対してトランジスタゲート幅を大きくかできる。ドレイン電流の補償により出力負荷容量のディスチャージをする電流が補償されるので出力運延時間特性を改善することができる。

【0044】以上の効果は図5からわかるように、電圧変化比率0.7において、従来回路では出力立ち上がり遅延時間 t p L H に比べて出力立ち下がり遅延時間 t p H L は大きくなっているが、一方、本発明にかかる電圧制御回路による電圧制御およびNチャネルMOSトランジスタ特性劣化分の補償を行う回路では、出力立ち下がり遅延時間は t p H L (c n t : L)となり、出力立ち上がり遅延時間は t p L H と等しくなっており、パランスの良い遅延時間特性を持つ回路となる。

【0045】(実施の形態3)本発明の実施形態3にかかる信号レベル変換回路について図6~図7を参照しながら説明する。本実施形態3は本発明の請求項3に記載した信号レベル変換回路に対応する実施形態である。図6は信号レベル変換回路の回路図、図7は図5と同様の内部電圧比と遅延時間の関係を表わした図である。本実施形態3は低消費電力動作モードを2段階とする場合に対応した信号レベル変換回路である。

【0046】図6からわかるように、実施形態2に比べて電圧制御回路の出力がcnt1とcnt2の2つとなり、出力端子(out)に接続したNチャネルMOSトラ

ンジスタN4とNOR回路NO2が新たに追加されている。

【0047】半導体論理回路の動作条件として、外部電 圧VDDHを3. 3V、通常動作モードでの第1の内部 **電圧VDDL1を2.5V、低速動作モードでの第2の** 内部電圧VDDL2を2V、第3の内部電圧VDDL3 を1.8Vとする場合を説明する。 電源電圧VDDLの 電圧変化比率は約0.8および0.7である。図7から 明らかなように、3条件の内部電圧設定値に対して良好 な遅延時間特性となっている。制御入力信号 cnt1, cnt2の制御は、第1条件の通常動作モードの内部電 圧 2. 5 Vに対しては c n t 1 - H, c n t 2 - Hによ り出力負荷はPチャネルMOSトランジスタP2とNチ ャネルMOSトランジスタN2のみで動作する。第2条 件の内部電圧2Vに対してはcnt1-L,cnt2-Hにより出力負荷をNチャネルMOSトランジスタN3 も加えて動作する。第3条件の内部電圧1.8Vではc nt1-L, cnt2-Lとして出力負荷をNチャネル MOSトランジスタN4も加えて動作する。このように NチャネルMOSトランジスタN2だけではゲート電圧 20 の低下によって低下するドレイン電流量をそれぞれの動 作モードで最適化して補うことができ、ドレイン電流の 補償により出力負荷容量のディスチャージをする電流が 補償されるので出力遅延時間特性を改善することができ る。良好な遅延時間特性を得ることができる。

[0048] (実施の形態4) 本発明の実施形態4にかかる信号レベル変換回路について図8~図9、図19を参照しながら説明する。本実施形態4は本発明の請求項4に記載した信号レベル変換回路に対応する実施形態である。

【0049】図19は電源電圧の変化に対して出力立ち上がり遅延時間と出力立ち下がり遅延時間特性の劣化ル 変換 を改善した従来の回路である。図19の信号レベル変換回路は図16に示す従来の信号レベル変換回路は図16に示すだまの信号レベル変換回路は図16に示すがりtpLH. 立ち上がりtpHL遅延時間の差は小さいに対して出力立ち上がりをしているでは出力立ち上がり遅延時間tpLHで電流ではおいて信号電圧レベルの低下によるドレイン電流ではおいて信号電圧レベルの低下によるドレイン電流ではおいて信号電圧レベルの低下によるドレイン電流ではおいてはおいて回路構成上、遅延の影響があるので回路構成上、遅延の影響があるので回路構成上、遅延の影響があるので回路構成上、遅延の影響があるので回路構成上、遅延の影響があるので回路構成上、遅延の影響があるのである。本方式は遅延時間自体は低減されるわけではない。

【0050】図8に本実施形態4の信号レベル変換回路を示す。図8の回路は図19の従来回路に比べ、N1のドレイン電流量の減少を補うためのN3と、N2のドレイン電流量の減少を補うN4を付加している。付加した2つのNチャネルMOSトランジスタは、低消費電力動作モードにおいてNOR回路のcnt入力がLとなる

50 と、NOR回路NO1とインパータI3回路により取

10

される。なお、内部電圧が通常動作モードに設定された 場合(cnt入力H)では図8の回路ではN3がオンしたままとなるのでNチャネルMOSトランジスタN5を 挿入する必要がある。

【0051】この図8の回路の遅延時間特性を図9に示す。図9より、NチャネルMOSトランジスタN1およびN2だけではゲート電圧の低下によって低下するドレイン電流量をそれぞれN3およびN4の働きにより補償することができ、遅延時間特性がバランス良く改善される事が分かる。

【0052】(実施の形態5)本発明の実施形態5にかかる信号レベル変換回路について図10~図11を参照しながら説明する。本実施形態5は本発明の請求項5または6に記載した信号レベル変換回路に対応する実施形態である。本実施形態5は外部電圧レベルの入力信号に対して内部電圧レベルの信号を出力する回路である。

【0053】図10に回路構成、図11に内部電圧の設 定電圧が、通常動作モードVDDL、低消費電力動作モ ードVDDL (cnt1:L)、高速動作モードVDD L(cnt2:H)の3条件ある場合の回路遅延時間特 性を示す。内部電圧の設定電圧の3条件のうち、中心の 規格化電圧を1.0として、内部電圧の設定電圧が0. 75へ変化した場合には、通常のインパータでは出力立 ち上がり時間tpLHが大きくなる。これは図10のP チャネルMOSトランジスタP1のゲートーソース関電 圧が0.75倍となったためにドレイン電流が低下する ためである。本実施形態6にかかる信号レベル変換回路 では、図10の回路において、cnt1端子をLレベル とするとP3がオンとなり、P2が動作する事でout 端子の負荷容量をチャージするためのドレイン電流が補 30 償され、立ち上がり遅延時間 tpLHを改善して立ち下 がり遅延時間tpHLと同等の遅延時間とすることがで きる.

【0054】これに対して、内部電圧の設定電圧VDD Lが1.3へと変化した場合には、通常のインパータで は出力立ち上がり遅延時間tpLHが小さくなり、出力 立ち下がり遅延時間tpHLは大きくなる。これは図1 0のP1のゲートーソース閲覧圧が1.3倍となったた めにドレイン電流が増してNチャネルMOSトランジス タN1のドレイン電流が相対的に減少すために出力立ち 上がり遅延時間tpLHが小さくなり、更にP1のドレ イン電流が大きくなるためにインパータスイッチング時 の貫通電流が増し、出力立ち下がり遅延時間tpHLは 大きくなるためである。本実施形態6にかかる信号レベ ル変換国路では、図10の国路においてcnt2をHレ ベルとすることで、N3がオンとなり、N2により出力 立ち下がり時のout端子の負荷容量をディスチャージ するためのドレイン電流が補償され、出力立ち下がり遅 延時間 tpHLを改善して出力立ち上がり遅延時間 tp

【0055】(実施の形態6)本発明の実施形態6にかいる信号レベル変換回路について図12~図13を参照しながら説明する。本実施形態6は本発明の請求度で高耐性の表換回路に対応する実施形態6は本発明の請求度で高耐圧の表した信号レベル変換回路に対応を使用せずる実施形態6は信号レベル変換回路において高耐圧のようとは、カチャネルMOSトランジスタを使用せずるである。低低耐圧MOSトランジスタを超よいな場合である。低耐圧MOSトランジスタを適応した場合である。低耐圧MOSトランジスタト5しはN2Lを保護するために設けている。

【0057】図13の回路図は図8に対して同様の低耐 EMOSトランジスタの適応を行ったものであり、低耐 ENチャネルMOSトランジスタN5L、N6L、N7 Lは保護トランジスタとして設けてある。なお高耐圧N チャネルMOSトランジスタN5はゲート電圧がグラン ドであるVSSとなることからゲートードレイン間電圧 にVDDHがかかる為に低耐圧MOSトランジスタとは していない。

【0058】なお、図12の回路図に対して低耐圧NチャネルMOSトランジスタN5Lの代わりに高耐圧NチャネルMOSトランジスタとしてその高耐圧NチャネルMOSトランジスタのゲートをcnt端子と接続し、NOR回路をNAND回路とした場合でも本効果は実現できる。同様に図13の回路図の低耐圧NチャネルMOSトランジスタN7Lを高耐圧NチャネルMOSトランジスタとして、ゲートをインパータI4Lと接続し、NOR回路NO1Lの代わりにNAND回路とした場合にも同様の効果を実現できる。

【0059】このようにスイッチング電圧が低電圧で導 通電流が大きいスイッチング案子を使用し、前配外部電 源側回路の駆動電流をさらに改善することができる。

[0060] (実施の形態7) 本発明の実施形態7にかかる信号レベル変換回路について図14~図15を参照しながら説明する。本実施形態7は本発明の請求項9に記載した信号レベル変換回路に対応する実施形態である。本実施形態7はユニットセル数を削減するセルベースICやゲートアレイ等でのレイアウト手法を利用した信号レベル変換回路である。

【0061】上記実施形態1~6において、内部電圧の変化に対して良好な遅延時間を実現できる信号レベル変換国路の国路手法について示した。上記信号レベル変換国路をユニットセルとして開発し、さらに開発した信号レベル変換国路ユニットセルの制御端子のうち、設定したい内部電圧に対応する制御端子に信号を出力する機能を持つユニットセルを準備することにより、用意するユニットセルを準備することにより、用意するユニットセルを準備することにより、用意するユニットセルを準備することが可能となる。本実施形

態7は信号レベル変換機能付き半導体装置をユニットセ ル方式で提供し、ユニットセルの組み合わせにより総ユ ニットセル数を削減するレイアウト手法を利用した回路

【0062】図15に示す 1/0セルにおいて、内部電 圧信号レベルを外部電圧信号レベルに変換する回路は実 施形態 4 で説明した図 8 、外部電圧信号レベルを内部電 圧信号レベルは実施形態5で説明した図10の回路をベ ースとしている。それぞれの回路の制御端子cntを共 通の端子とし、図14に示すように半導体装置コーナ部 10 する遅延時間特性変化図 にてVIAもしくは配線層により動作設定電圧による最 適な特性を選択する。本実施形態?では制御端子cnt をVDDL (またはVDDH) またはVSSのどちらか を選択して接続することで、VDDL接続であればVS S接続に比べ内部電圧が高く設定された場合に最適な特 性を得る回路となり、VSS接続では内部電圧が低く設 定された場合に最適な特性を得る回路となる。コーナ部 のレイアウトは設定電圧を選別するユニットセルとし、 コーナセルの選択により電圧設定を可能とする。また、 同機能をI/Oセル間のボンディングパッドピッチ調整 20 のために空けているスペース領域に挿入することも可能 である.

[0063]

【発明の効果】以上説明したように本発明にかかる信号 レベル変換回路により、内部電圧レベルの信号を外部電 圧レベルの信号に変換し、外部電圧レベルの信号を内部 電圧レベルの信号に変換する信号レベル変換回路におい て、良好かつパランスのとれた出力遅延時間特性を得る ことができる。また、それらの特性を得るのに必要な半 導体集積回路の機能プロック構成について素子数の削 減、そしてセルベースICやゲートアレイのユニットセ ル総数を削減することができる。 さらに、低耐圧MOS トランジスタを用い、かつ高速動作が可能である信号レ ベル変換回路を提供することができ、ドレイン電流特性 の劣化防止、ゲート幅低減による案子面積縮小に効果が ある.

【図面の簡単な説明】

【図1】内部ロジック間で信号レベルを変換する回路の 機能プロック構成図

【図2】外部回路との間で信号レベルを変換する回路の 40 成インパータ回路 機能プロック構成図

【図3】実施形態2にかかる信号レベル変換回路の回路 図

【図4】図3の信号レベル変換回路の入力波形及び出力 波形図

【図5】図3の信号レベル変換回路の内部電圧変化に対 する遅延時間特性変化図

【図6】実施形態3にかかる信号レベル変換回路の回路

【図7】図6の信号レベル変換回路の内部電圧変化に対 する遅延時間特性変化図

【図8】実施形態4にかかる信号レベル変換回路の国路

【図9】図8の信号レベル変換回路の内部電圧変化に対

【図10】実施形態5にかかる信号レベル変換回路の回

【図11】図10の信号レベル変換回路の内部電圧変化 に対する遅延時間特性変化図

【図12】図3の信号レベル変換回路に低耐圧MOSト ランジスタを適応した回路図

【図13】図8の信号レベル変換回路に低耐圧MOSト ランジスタを適応した回路図

【図14】信号レベル変換回路の半導体集積回路レイア ウトパターン

【図15】図14のI/Oセルの構成図

【図16】従来例の信号レベル変換回路の回路図

【図17】従来例の入力被形と出力被形を示す図

【図18】従来例の出力立ち上がり遅延時間と出力立ち 下がり遅延時間特性図

【図19】従来例の信号レベル変換回路の回路図

【図20】従来例の信号レベル変換回路の回路図

【図21】図20の従来回路の内部電圧変化に対する遅 延時間特性変化図

30 【符号の説明】

VDDL 内部電圧

VDDH 外部電圧

VSS グラウンド

in(IN) 入力端子

out (OUT) 出力端子

cnt, cnt1, cnt2, cntL 電圧制御回路 信号端子

Ⅰ1~Ⅰ4 インパータ回路

I 1 L, I 2 L, I 3 L 低耐圧MOSトランジスタ構

N 1 ~ N 5 NチャネルMOSトランジスタ


P 1, P 2, P 3 PチャネルMOSトランジスタ

N1L~N7L 低耐圧NチャネルMOSトランジスタ NO1, NO2 NOR回路


NO1L 低耐圧MOSトランジスタ構成NOR回路




【図2】




【図3】




使制発性力的作 VppL×0.7 VppL×0.7



[図5]




【図4】





【图 2 0]


VDDL





















IN OUT IN OUT VSS VOOL VSS VOOL VSS RAK. AS



[図15]

